FPGAでMNIST推論！「ライブラリなし」で多層パーセプトロンを実装する（Phase 2：時分割演算による層の構築）
この記事で分かること
FPGA上で多層パーセプトロンによるMNIST推論を、ライブラリを使わずに実装する方法が学べる。時分割演算を用いて層を構築するPhase 2の手順を追うことで、リソース制約のあるハードウェアでのニューラルネットワーク実装の考え方が理解できる。特に、演算ユニットを時分割で再利用する設計パターンと、各層のデータフロー制御が実装の要点となる。
詳細要約
FPGA上で多層パーセプトロンを実装する際、リソースを節約するためにニューロン演算を時分割で行う手法が有効。具体的には、1つの乗算器や加算器を複数のニューロンで共有し、クロックサイクルごとに異なる重みと入力を切り替えて計算する。この方法により、全結合層を少数の演算器で逐次処理できるため、大規模なネットワークでもFPGAの回路規模を抑えられる。注意点として、時分割の制御には状態遷移やアドレス生成の設計が必要で、処理時間はニューロン数に比例して増加する。